Textprobe: Kapitel 2, Der PSoC 1: Die im vorigem Kapitel behandelten Filter sind zwar als integrierte Schaltkreise verfügbar, es kann jedoch nötig sein mehrere dieser ICs auf eine Leiterplatte unterzubringen, um die gewünschte Gesamtfunktion zu realisieren. Die Funktionen in einem DSP (Digitalen Signal Prozessor) zu realisieren, ist auch oft keine optimale Lösung, da dieser meist keine integrierten AD/DA-Wandler besitzt, welche zusätzlich auf die Platine gelötet werden müssten. Eine einfache Ein-Chip-Lösung bietet Cypress® Semiconductor Corporation mit dem PSoC®-Chip an. Dieser PSoC®-Chip enthält wie jeder übliche Mikrocontroller einen nicht-flüchtigen Programmspeicher, einen Prozessorkern und einen flüchtigen Datenspeicher sowie Ports zur Datenein- und -ausgabe. Zusätzlich befindet sich programmierbare Logik auf dem Chip. Ihre Funktion wird durch den Prozessor programmiert. Danach arbeitet sie unabhängig. Eine Besonderheit stellen die Analogen Funktion-Blöcke dar, welche kontinuierliche Spannungen verarbeiten können. Wie die digitale Logik werden auch diese analogen Komponenten vom Prozessor gesteuert. Nach ihrer Konfiguration können sie ebenfalls selbstständig arbeiten, ohne den Prozessor zu belasten. Die Kofiguration dieser Komponenten erfolgt über sog. Register. Cypress® Semiconductor Corporation bietet neben der PSoC-1-Familie die PSoC 3 und PSoC 5 an. Der Schwerpunkt des PSoC 1 liegt auf den programmierbaren Analog-Blöcken. Der größte Chip dieser Familie enthält 12 Analog-Blöcke. Die enthaltene M8-CPU wird der untersten Leistungsklasse zugeordnet. Die anderen beide PSoC-Familien enthalten leistungsfähige CPUs. Der PSoC 3 hat einen 8-Bit-8051-Kern. Der PSoC 5 enthält einen 32-Bit-ARM-Prozessor. Diese PSoCs haben höchstens 4 frei programmierbare Analog-Blöcke, dafür jedoch mehr fest verdrahtete Komponenten, z. B. Analog-Digital-Wandler und Digital-Analog-Wandler. 2.1, PSoC-Kern: Zentrale Funktion erfüllt der 8-Bit Mikroprozessor M8C in Harvard-Architektur. Er führt das Programm aus dem ROM-Speicher aus. Dieser ist wiederum in einem SROM (Supervisor), welcher Systemroutinen beinhaltet und einem Flash-Speicher, welcher das eigentliche Anwenderprogramm enthält, gegliedert. Zwischenergebnisse können im RAM abgelegt werden. Eine Speicherstelle ist dabei 8 Bit breit. 256 Speicherstellen sind durchgehend adressierbar. Größere Speicher sind daher in Bänke aufgeteilt, die mit Bankauswahlbits umgeschaltet werden. Zuvor muss die Bankswitching-Möglichkeit erst über ein Registerbit freigeschaltet werden. Um Fehler bei dieser Prozedur zu vermeiden, empfiehlt es sich, Programme in Hochsprache (z. B. C) zu verfassen. Der SROM stellt eine SWBootReset-Funktion zur Verfügung, welche nach dem Einschalten aufgerufen wird und den gesamten Chip in einen definierten Grundzustand versetzt. Anschließend startet sie die Anwenderfirmware. Weiterhin stehen Funktionen zur Verfügung, welche Schreib- und Lesezugriffe auf den Flash erlauben. Alle Peripheriebausteine sind über Register erreichbar. Diese max. 512 Speicherstellen sind unabhängig vom RAM in einem separaten Adressraum gelegen. Sie sind daher nicht mit jedem Assemblerbefehl, der den RAM ansprechen kann, zugänglich. Die bereitgestellt Entwicklungssoftware liefert einige übersichtliche und gut dokumentierte Funktionen mit, welche den Registerzugriff unter C erleichtern. 2.2, Analog-System: Die programmierbare Analog-Hardware soll an dieser Stelle genauer betrachtet werden. Sie besteht aus einzelnen Analog-Blöcken. Drei verschiedene bilden eine Spalte, welche einen gemeinsamen Bezugstakt erhält. Es sind PSoC-Chips mit 1 bis 4 Spalten erhältlich. Jede Spalte kann einen anderen Takt beziehen. Der erste der drei Blöcke ist ein sog. 'Continuous Time'-Block. Dieser benötigt keinen Takt. Er realisiert bspw. Absolut- oder Differenzverstärker, Schwellwertdetektoren oder Verstärker mit einstellbarer Verstärkung. Die anderen zwei Blöcke arbeiten nach dem Switched-Capacitor-Verfahren zeitdiskret. Sie ermöglichen das Integrator-Verhalten. Die beiden Blöcke unterscheiden sich ein wenig und sind lokal verbunden. Jeder SC-Block-Architektur ist ein Kürzel zugeordnet. Der für diese Arbeit verwendete Chip enthält SC-Blöcke vom Typ C und D. Der detailierte Aufbau ist im Reference-Manual dokumentiert. Ein Filter zweiter Ordnung erstreckt sich über diese zwei verschiedenen Blöcke. Es ist auch möglich dieses Filter auf benachbarte Analog-Spalten aufzuteilen, dann sollten diese aber mit dem gleichen Takt versorgt werden. Es können aber auch AD- oder DA-Wandler und andere dynamische Komponenten in diesen Blöcken realisiert werden. Multiplexer verbinden die Blöcke untereinander. Die eingeschränkten Routingresourcen verbieten es, jeden beliebigen Block mit jedem beliebigen Pin zu kombinieren. Alle Multiplexer, sowohl innerhalb der Blöcke als auch zwischen den Blöcken, werden durch den M8C-Kern über die Register eingestellt. Die Blöcke selbst sind jeweils in 4 Powermodi konfigurierbar, von ausgeschaltet bis maximale Taktfrequenz. Die Taktfrequenz selbst bleibt vom Powermodus unbeeinflusst, es wird nur die Reaktionszeit der Operationsverstärker eingestellt. Kürzere Reaktionszeiten sind nur mit einem höheren Ruhestrom möglich. Ergänzend existiert noch ein HBE-Bit (High Bias Enable), welche global für das gesamte Analog-Array den Ruhestrom des jeweiligen Powermodus verdoppelt. Der verwendete CY8C29466 enthält jeweils vier Switched-Capacitor-Blöcke vom Typ C und D. PSoC-Varianten geringerer Komplexität enthalten SC-Blöcke, die geringfügig anders aufgebaut sind, diese werden nicht behandelt. Abbildung 6 zeigt die Zuordnung der analogen Blöcke zu den Spalten. Die eingezeichneten Verbindungen zwischen den benachbarten SC-Blöcken sind in PSoCDesigner, der Entwicklungsumgebung, nicht änderbar. Sie können nur unterbrochen werden, indem der Kondensator Cc des jeweiligen Blocks auf den Wert 0 eingestellt wird. Für alle Verbindungsmöglichkeiten zu anderen Eingängen der Blöcke bietet die Entwicklungumgebung Alternativen an.